FPGA的视频采集与显示模块设计.docx

想预览更多内容，点击预览全文
点击预览本文档（全文）

申明敬告：

本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己完全接受本站规则且自行承担所有风险，本站不退款、不进行额外附加服务；如果您已付费下载过本站文档，您可以点击这里二次下载

文档介绍

PAGE 1 PAGE 1

FPGA的视频采集与显示模块设计 本文给出的视频采集和显示模块在设计时，选取辨别率为768×494像素的NTSC制式，并选用输出像素为640×480的CCD摄像头；FPGA选取AlteraCyclONeⅡ系列Ep2c35F672c36(内含35000个规律单元)；主动串行配置器件为Epcs16；可配置VGADACADV7123(内含3个10位高速DAC)及VGA输出口，同时支持NTSC和PAL制式的视频解码器ADV7181及RCA视频输入接口。 本文给出的视频采集和显示模块在设计时，选取辨别率为768×494像素的NTSC制式，并选用输出像素为640×480的CCD摄像头；FPGA选取AlteraCyclONeⅡ系列Ep2c35F672c36(内含35000个规律单元)；主动串行配置器件为Epcs16；可配置VGADACADV7123(内含3个10位高速DAC)及VGA输出口，同时支持NTSC和PAL制式的视频解码器ADV7181及RCA视频输入接口。 1ADV7181的特性及其寄存器配置 ADV7181是一款集成的视频解码器，可支持多种格式的模拟视频信号输入，包括CVBS，S_VIDEO和YPrPb重量，并可自动检测NTSC、PAL和SECAM。ADV7181可输出16位或8位与CCIR656标准兼容的YCrCb4:2：2视频数据，包括VS、HS、Blank等重要信号。由于该器件功能强大，因此，要正确使用这款芯片，就必需对其内部240个寄存器进行合理配置。本系统只需设计I2C_Controller模块和I2C_AV_config模块对其中的40个寄存器进行参数配置即可。 1.1I2C_Controller模块设计 I2C_Controller使用33个I2C时钟周期来完成1次24位数据，其中第1个时钟周期用于初始化掌握器，第2~3个周期用于启动

最近下载