数电机逻课件以往8计数器.pptx

想预览更多内容,点击预览全文

申明敬告:

本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己完全接受本站规则且自行承担所有风险,本站不退款、不进行额外附加服务;如果您已付费下载过本站文档,您可以点击这里二次下载

文档介绍

计算机结构与逻辑设计;P.409 3.41; J K J K Qn+1 功能 0 0 0 1 0 置0 0 1 0 0 Qn 保持 1 0 1 1 Qn 翻转 1 1 1 0 1 置1; Q1 Q2 Q3 Q4 Q4

J SH/LD

K 74195 CR D1 D2 D3 D4;Q11Q21Q31Q41Q12Q22Q32Q42错误情况;错误情况题3.29:分析图3.29电路,画出其状态转换图。; 外输入: X ; 外输出: Z; 内输入(状态): Q2,Q1; 内输出(激励): D2,D1

一、列方程 ;二、作状态卡诺图;二、作状态卡诺图;二、作状态卡诺图;三、作状态转换图;主要错误1;主要错误;主要错误2;二、作状态卡诺图;二、作状态卡诺图;Q2nQ1n

X 00 01 11 10 0 1 Q2n+!;三、作状态转换图;不少人公式用的是Q1n+1 = Xn+Q2n

因而卡诺图中填的是Q2Q1,但卡诺图的坐标使用的是Q2Q1,造成了当前状态与下一状态的不一致。;;实验时间(1班) 平均19.16小时 最高 41.09小时,最少 3.84小时 4人低于10 小时,8人大于25小时

;;一,复习题;计数器的4个定语是什么?怎样理解?;写出同步模5递减计数器的状态图;100;读74LS193的功能表;读逻辑符号,写出其状态图;;读VHDL语言

CO <=‘1’ WHEN count = 15 AND CI = ‘1’ ELSE CO <= ‘0’;

IF N_CR = ‘0’ THEN count <= ‘0000’;

ELSIF edge rising (c) THEN IF N_LD = ‘0’ THEN count <= D; ELSIF ( EN = ‘1’ AND CI = ‘1’ ) THEN count <= count + 1; EL

最近下载