关于FPGA电路动态老化设计研究过程详解.docx

关于FPGA电路动态老化设计研究过程详解

FPGA是现场可编程门阵列（FieldProg（ram）mingGa（te）Array）的缩写，用户可以编写程序对FPGA内部的逻辑模块和I/O模块重新配置，以实现芯片的逻辑功能。近年来，FPGA芯片以其大规模、高集成度、高可靠性、投资少、保密性好、开发方便、使用灵活、可在线编程等优点得到了广泛的应用。随着FPGA电路在军工和航空航天领域的应用，其高可靠性尤为重要，为了提高电路的可靠性，最好的方法是对电路进行筛选，其中老化试验就是筛选过程中最为重要的环节之一。

考虑到FPGA电路的工作模式比较复杂，外部需要存储器或者FLASH对其进行配置，FPGA才能动态工作，因此国内一般的FPGA老化技术都采用了静态老化试验方法。这种静态老化试验方法存在着一定的缺陷，电路在老化过程中并没有受到真正的应力，因此并不能真正剔除掉早期失效的产品，其可靠性得不到保证。对FPGA电路动态老化的研究，提高老化试验条件的严酷度，即可保证电路的高可靠性要求。

2动态老化试验

集成电路的动态老化理论上要求电路在其最高温度工作条件下完全模拟实际工作状态，电路内部的逻辑单元都有机会得到翻转，对于一般数字集成电路都需要外部提供功能测试码来驱动电路工作。

对于FPGA电路的动态老化试验来说，功能测试码是存储在外部存储器中的配置程序，将程序配置到FPGA电路内部，使内部的门阵列全部工作起来，实现高覆盖率的逻辑节点的翻转，让其按照规定的功能工作。因此本研究工作的关键在如何进行FPGA电路的程序配置。

3FPGA设计流程