EDA期末考试习题及.docx

精品文档

精品文档

PAGE

PAGE5

精品文档

PAGE

一、单项选择题（ 30分，每题 2分）

1．以下对于适配描绘错误的选项是 B

．适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件

B．适配所选定的目标器件能够不属于原综合器指定的目标器件系

列

C．适配达成后能够利用适配所产生的仿真文件作精准的时序仿真

D．往常，EDAL软件中的综合器可由专业的第三方

EDA企业提

供，而适配器则需由

FPGA/CPLD

供给商提供

2

．VHDL语言是一种构造化设计语言；一个设计实体（电路模块）包

括实体与构造体两部分，构造体描绘

D

。

A．器件外部特性

B．器件的综合拘束

C．器件外部特性与内部功能

D．器件的内部功能

3

．下列表记符中，

B

是不合法的表记符。

A．State0

B．9moon

C．Not_Ack_0

D．signall

4

．以下工具中属于FPGA/CPLD

集成化开发工具的是

D

A．ModelSim

B．SynplifyPro

C．MATLAB

D．QuartusII

5．进程中的变量赋值语句，其变量更新是 A 。

A．立刻达成 B．按次序达成

C．在进程的最后达成 D．都不对

6．以下对于CASE语句描绘中错误的选项是 A

A．CASE语句履行中能够不必选中所列条件名的一条

B．除非所有条件句的选择值能完整覆盖 CASE语句中表达式的取

值，否则最末一个条件句的选择必须加上最后一句“ WHEN

OTHERS=><次序语句>”

C．CASE语句中的选择值只能出现一次

D．WHEN条件句中的选择值或表记符所代表的值必须在表达式的



..

取值范围

7．以下哪个程序包是数字系统设计中最重要最常用的程序包 B

A．STD_LOGIC_ARITH

B．STD_LOGIC_1164