2.组合逻辑电路设计.pdf

想预览更多内容,点击预览全文

申明敬告:

本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己完全接受本站规则且自行承担所有风险,本站不退款、不进行额外附加服务;如果您已付费下载过本站文档,您可以点击这里二次下载

文档介绍

河南工学院实验报告

实验项目 组合逻辑电路设计

实验日期

班 级 姓 名

指导教师 综合成绩

一、预习内容 1、实验目的和要求 1.掌握采用小规模集成器件设计组合逻辑电路的方法 2.用实验验证所设计电路的逻辑功能 2、实验内容和原理 本实验内容是教材中组合逻辑电路设计。使用器件:74LS00、74LS10、74LS86

3、实验所用主要仪器设备(或实验环境) DZX-3 型电子学综合实验装置,使用器件:74LS00、74LS10、74LS86 导线若干

4、实验方案设计(思路、步骤和方法等)

1.设计一个三变量的表决电路。当输入变量 A、B、C 有两个或三个为 1 时,输出 Y 为 1,否则输

出Y 为 0。 1)设三输入变量为A、B、C,同意为 1,不同意为 0。输出变量为Y,表决通过为 1,表决不

通过为 0。 2)写出真值表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3)根据真值表写出逻辑表达式并化简得: Y = AB • BC • AC 4)由此可画出逻辑图如图 1 所示。需要一片 74LS00,一片 74LS10,并照图接线,验证结果。 74LS00 A & 74LS 10 B & & C & 图 1 三变量表决电路

2. 设计一个四位原码/反码发生器,X X X X 为输入端 Y0, Y1,Y2,Y3 为输出端,M 为控 0 , 1, 2, 3

制器。当 M=0 时输出原码,M=1 输出为反码。 设计步骤与实验内容 1 相 同。 真值表: M X0 X1 X2 X3 Y0 Y1 Y2 Y3 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 1 1 1 0 0 1 1 0 0 1 0

最近下载