文档介绍
CMOS版图设计规则 设计规则 上华0.6um DPDM CMOS工艺拓扑设计规则 设计规则 Nwell 设计规则 Nwell 设计规则 active 设计规则 poly1 设计规则 poly1 设计规则 High Resistor 设计规则 High Resistor 设计规则 poly2 设计规则 poly2 设计规则 implant 设计规则 implant 设计规则 contact 设计规则 contact 设计规则 metal1 设计规则 via 设计规则 metal2 设计规则 power supply line 设计规则 高阻多晶电阻 设计规则 Poly-Poly电容 * 基本定义(Definition) Width Space Space Enclosure Extension Extension Overlap 1.请记住这些名称的定义 2.后面所介绍的 layout rules 必须熟记， 在画layout 时须遵守这些规则。 N-well active P+ implant N+ implant poly1 metal1 contact via metal2 poly2 版图的层定义 High Resistor 相同电位阱的阱间距 1.5 1.c 不同电位阱的阱间距 4.8 1.b 阱的最小宽度 3.0 1.a 含 义 尺寸 符号 P+ Active P+ N+ N+ Active a e c d f b g P+ Active P+ N+ N+ Active a e c d f b g 阱对其中P+有源区最小覆盖 1.8 1.f 阱外P+有源区距阱最小间距 0.4 1.g 阱外N+有源区距阱最小间距 1.8 1.e 阱对其中N+有源区最小覆盖 0.4 1.d 含 义 尺寸 符号 有源区最小间距 1.2 2.c 最小沟道宽度 0.75 2.b 用于互连