基于FPGA的高速数据采集存储系统的设计论文.doc

目录

1 绪论 5

1.1 课题的研究背景及意义 5

1.3 课题的提出与要求 7

1.4 整体设计方案 7

2 系统硬件设计 8

2.1 系统的整体结构 8

2.2 模拟信号采集通道的设计 9

2.3 数字信号采集通道的设计 10

2.4 开关量采集通道的设计 10

2.6 A/D转换器的选择 13

2.7 中心控制模块的设计 17

2.8 存储器模块的设计 18

2.8.1 FLASH MEMORY 的分类及比较 18

2.8.2 K9F1G08管脚描述 20

2.8.3 K9F1G08内部结构描述 20

2.8.4 K9F1G08在系统中的应用 21

2.9 本章小结 22

3 FPGA 可编程逻辑器件 23

3.2.1 可编程逻辑块阵列 24

3.2.2 可编程输入/输出块 25

3.2.3 互连资源 25

3.2.4 时钟电路 26

3.3.1 FPGA的通用设计过程 26

3.3.2 FPGA时序仿真 27

3.3.3 模拟量采集模块的时序仿真 28

3.3.4 数字量采集模块的时序仿真 28

3.3.5开关量采集模块的时序仿真 29

3.3.6 存储器模块的时序仿真 30

4结论 32

1 绪论

1.1 课题的研究背景及意义

随着科学技术的迅猛发展，新技术革命将把人类由工业化社会推进到信息化社为主要内容的技术，已形成了一门专门的技术科学。(DAS)，包括数据采集记录硬件和计算机数据分析处理软件；一般情况下，将信息量化采集后先存入系统中的数据存储器，等任务执行完后再进行事后的数据读取和分析；数据采集记录硬件部分在工作完成后进行回收，以便进行数据回读[2]。