数字逻辑电路05__集成触发器.pdf

想预览更多内容,点击预览全文

申明敬告:

本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。如果您已付费下载过本站文档,您可以点击这里二次下载

文档介绍

第五章 集成触发器

第五章 集成触发器 触发器是一种存储元件,在电路中用来"

记忆" 电路过去的输入情况。 一个触发器具有两种稳定的状态,一个称之 为"0"状态,另一种称之为"1"状态。在任何时刻,

触发器只处于一个稳定状态,当触发脉冲作用时,

触发器可以从一种状态翻转到另一种状态。 常用的触发器有R–S触发器, D触发器J – K 触发器和T触发器。 5.1 基本R -S触发器 5.1 基本R -S触发器 基本R -S触发器可由两个"与非" 门交叉

耦合组成,其逻辑图和逻辑符号如下: Q Q 0 1 Q Q

G & & G 1 2 R S 1 0 1 0 R S 基本R -S触发器的输入与状态之间的

逻辑关系可用触发器的功能表来描述。 基本R -S触发器功能表 R S Q(n+1) 功能说明 0 0 d 不定 0 1 0 置 0 1 0 1 置 1 1 1 Q 不变 RS

基本R -S触发器的次态方程为: 00 01 11 10 Q Q(n+1) =S+RQ 0 d 0 0 1

其约束条件为: 1 d 0 1 1 R+S=1 Q(n+1) 基本R -S触发器的一个重要特性:如果连

续出现多个置0或置1信号,只有第一个置0或置

1信号起作用。利用这一特性可消除机械开关的

触点抖动。 基本R -S触发器也可由"或非" 门组成。 5.2 电平触发式触发器 5.2 电平触发式触发器

5.2.1 电平触发式 触发器 R -S触发器

5.2.1 电平触发式 在数字系统中,通常要求触发器按一定的时间

节拍动作,即让输入信号的作用受到时钟脉冲的控

制,为此出现了带时钟控制的电平触发式R -S触

发器,其逻辑图和逻辑符号如下: Q Q 0 1 Q Q G & &

您可能关注的文档

最近下载